导言
我是零基础的算子开发初学者。第一次面对混合了 C++、Ascend C、SIMT 和 SHMEM 的通信算子，难点并不只是某个 API 不认识，而是同一行里往往同时出现模板参数、地址空间、数据搬运和同步语义。我想迁移这样的文件，就需要先回答四个问题：数据在哪里、谁在执行、这一句改变什么、下一步何时能使用结果。
这篇文章从实际遇到的代码片段出发，把接口拆成尽量小的学习单元，再逐项解释模板参数、普通参数、返回值、地址偏移和同步范围。内容核对了 CANN 官方文档及 CANN/asc-devkit、CANN/shmem 公开源码。尚未取得原算子完整文件，因此不虚构原文件行号，也不把业务封装的推测写成 API 定义。 文中的示意代码用于理解语义，未在 NPU 上编译运行。
导言
刚理解 WQE 时，我看到一份 MoE dispatch 头文件没有调用 aclshmemx_udma_put_nbi()，也没有在发送热路径调用 aclshmemx_udma_quiet()。第一反应是：它是不是用 SIMT 加速了 WQE 下发，又用 Data-as-Flag 代替了完成通知？本文先沿标准接口追踪 Tensor 如何被降成地址、长度与 WQE，再把它与头文件中的批量直驱实现逐项比较。最后得到的边界是：SIMT 加速的是提交，Data-as-Flag 加速的是接收端就绪判断；二者都没有让 UDMA、SQ/CQ 生命周期或源 buffer 完成语义消失。
导言
原生 URMA 要显式管理 Context、Segment、Jetty、WR 和完成队列。cann/shmem 提供了更高层的 PGAS 编程模型：程序主要面对“对称地址、目标 PE、put/get 和同步”。本文先解释 aclshmem_my_pe()、aclshmem_n_pes() 和 aclshmemx_udma_put_nbi()，再用两 PE 的 put-with-signal Case 说明数据和通知如何配合。
导言
“WQE 和 Jetty SQ 还不能同时写？”这句话实际上混合了四个问题：软件和硬件能否同时访问队列、一个 SQ 能否挂多条请求、多个 Host 线程能否共享 Jetty、多个 AIV 能否直接驱动同一 QP。答案并不相同。本文先讲清提交与完成，再逐一划定并发边界。
导言
本文把 URMA 官方样例中的核心 WRITE 路径收缩成一个教学 Case。目标不是复制几百行初始化代码，而是让零基础读者看懂：程序要准备哪些资源、每个结构体字段是什么意思、一条请求如何提交和确认完成。文中的核心代码按官方接口整理；初始化和带外交换用伪代码表示，实际编译时应以所使用 UMDK 版本的头文件与官方样例为准。
导言
我刚开始接触 URMA 时，最容易卡住的问题不是某个函数不会调用，而是概念没有连成一条线：WQE 和 Jetty SQ 是什么关系，Segment 为什么要注册和导入，urma_post_jetty_send_wr() 提交之后又去了哪里。本文只做一件事：沿着一条 WRITE 请求的生命周期，把这些名词放回它们各自的位置。
导言
我看到 Mooncake 为 Ascend 提供了三个编译开关：USE_ASCEND、USE_ASCEND_DIRECT 和 USE_UBSHMEM。最直接的问题是：它们是不是三套并列的通信 engine？特别是后两个名字里已经有 Direct 和 SHMEM，是否意味着数据传输已经由 AIV 直驱？
沿着合入 PR 和源码调用链看下去，答案逐渐清楚：这不是三套同层方案，而是 Mooncake 先后解决“能传”“通用地传”和“把远端内存映射后再传”三个问题留下的三条路径。更重要的是，按当前可见源码，三者都不能直接称为 AIV 直驱。
导言
理解“AIV 直驱缩短了通信控制路径”之后，下一步不是立即抄一个 AllGather，而是先闭合一条最小链路：Host 建立资源并分配对称内存，启动一个 AIV Kernel；Kernel 把数据写到对端并发布 signal；接收端等待 signal，最后 Host 确认完成并按依赖顺序销毁资源。
本文基于 cann/shmem@382afa08efa801d7bca6c2645fd17e155111efcc 和 CANN 9.0.X / 9.0.0-beta.2 官方文档。代码是绑定该 revision 的教学归一化代码，不是承诺可在任意 CANN 版本直接编译的通用样例。
导言
“AIV 直驱”是昇腾通信优化语境中的常见简称。最稳妥的理解是：让运行在 AIV（Vector Core）上的 Kernel 直接编排和提交通信工作，避免由 Host CPU 或 AICPU 为每一次细粒度传输继续充当中间调度者。它优化的是通信控制路径；真正搬运字节的仍是 HCCS、RoCE、RDMA 或 URMA 等通信机制与硬件。